出力回路を2段コンプリメンタリ・エミッタ・フォロアにしたシミュレーション
●Total_2ef_NoNFB
下記は2段のエミッタ・フォロアを接続し、負荷抵抗を駆動できる状態にしたシミュレーション回路で、まだオールオーバの負帰還は施していません。
2007年8月 アーカイブ
2007年8月 6日
2007年8月14日
出力回路を3段コンプリメンタリ・エミッタ・フォロアにしたシミュレーション
●Total_3ef_NoNFB
下記はエミッタ・フォロアを3段にして負荷抵抗の影響を少なくした回路です。
Q18をPNP、Q14をNPNにすることにより、3段エミッタ・フォロア回路のバイアス電圧が高くなるのを防ぐことができます。また、負荷抵抗8ΩのときのQ14の入力インピーダンスは、8Ω×Q16HFE×Q14HFEで、R25よりも大きな値です。このためQ18の入力インピーダンスはR25の値が支配的になり、エミッタ・フォロア回路の入力インピーダンスの非直線性が改善されます。
最近のエントリ
カテゴリ
カレンダ |
||||||||||||||||||||||||||||||||||||||||||
|
おすすめ書籍 |
|
会社案内
情報セキュリティおよび個人情報の取り扱いについて
コメントとトラックバックは、spamを予防するために、編集担当が公開の作業をするまで非公開になっています。 コメントはそれぞれ投稿した人のものです。
コメントとトラックバックは、spamを予防するために、編集担当が公開の作業をするまで非公開になっています。 コメントはそれぞれ投稿した人のものです。
About 2007年8月
Powered by
Movable Type 4.1
Movable Type 4.1