●Total_3ef_NoNFB
下記はエミッタ・フォロアを3段にして負荷抵抗の影響を少なくした回路です。
Q18をPNP、Q14をNPNにすることにより、3段エミッタ・フォロア回路のバイアス電圧が高くなるのを防ぐことができます。また、負荷抵抗8ΩのときのQ14の入力インピーダンスは、8Ω×Q16HFE×Q14HFEで、R25よりも大きな値です。このためQ18の入力インピーダンスはR25の値が支配的になり、エミッタ・フォロア回路の入力インピーダンスの非直線性が改善されます。
下記がシミュレション結果で、2段のときのグラフに比べると直線性が飛躍的に改善されているのがわかります。
下記が負帰還を施したときのシミュレション結果です。
AB級では、アイドリング電流を調整してもクロスオーバひずみが完全にはなくならない様子がよくわかります。しかしひずみ率が0.001%程度には達するので、実用上はまず差し支えない値かなと思います。
●Total_3ef_NFB_DCServo
下記が3段エミッタ・フォロアの最終回路とその結果です。
利得・位相-周波数特性は2段エミッタ・フォロア回路とほぼ同じです。ひずみ特性が改善されるはずなので、ひずみ特性は試作器で確かめることにします。
下記は出力インピーダンスのシミュレーション結果です。1kHzでは約-50dBなので3.2mΩという低インピーダンスが得られています。ダンピングファクタでは約2530になります。
実際には配線によるインピーダンスがこんなに小さな値にできないので、配線の線材により出力インピーダンスが決定されます。
遠坂俊昭
コメント (1)
この記事大変興味深く読ませていただきました。
ただ残念なことは、グラフも回路図も文字が全然判読できないことです。
これでは、読んでも”へぇーー”で終わってしまい”なるほど！”にはなりません。Spiceを使用したり実機を作成したりする再現試験も出来ません。
科学系の記事でグラフや図の文字が読めないのは極めて非常識なことだとおもいます。再現出来ない記事など論外です。改善していただけると幸いです。
投稿者: ｓけいし | 2008年8月30日 06:56
日時: 2008年8月30日 06:56