« 低雑音FET入力増幅器の出力電圧雑音密度を計測する | メイン

はてなブックマークに追加   Low Noise JFET Ampの基板を使用してヘッドホン・アンプを製作

 Low Noise JFET Ampの基板を使用して写真1に示すヘッドホン・アンプを作ってみました。
 図1が回路図です。電源電圧を3端子レギュレータで得られる±8Vにしました。出力のトランジスタをTO220の形状でPcの少し大きい2SC4793/A1360にしています。
 仕上がりの利得は10倍にし、裸利得を押さえるためにR2,3としてソースに100Ωを挿入しています。仕上がりの高域遮断周波数があまり伸びすぎると発振などのトラブルが発生するのでC2,C3の容量を220pFにしています。

s写真1_ヘッドフォンアンプ.jpg
写真1 ヘッドホン・アンプ


s図2_シミュレーション回路.jpg
図2 シミュレーション回路

図1_HeadPhoneAmp_CKT.pdf

 図2がLTspiceによるシミュレーション回路です。C4を1f,100p,330p,1n,3.3nに変化させ、ステップ解析しています。図3がAC解析結果で、C4:330pFのとき一番平坦な周波数特性になり、高域遮断周波数が約300kHzです。図4が方形波応答で、同様にC4:330pFが一番きれいな結果になっています。

s図3_AC解析結果.jpg
図3 AC解析結果

s図4_過渡解析結果.jpg
図4 過渡解析結果


 図5がFRAで実測した周波数特性です。負荷抵抗を100Ωにして、並列に1nF,10nF,100nF,1uFのコンデンサを接続し、特性を比較してみました。並列のコンデンサがないときの高域遮断周波数が250kHzになり、若干シミュレーションよりも低くなっています。並列の容量が増加していくとピークが発生していき、だんだんそのピークが低くなっていくのがわかります。
 1uFでは約15dBのピークになっています。容量負荷1uFでは計測信号を大きくすると発振してしまい、信号を0Vにしても発振は停止せず過大な電源電流が流れ続けてしまいました。

szu5.jpg
図5 実測周波数特性


 図6aが100Ω負荷時の10kHzの方形波応答です。容量負荷1n,10nでは出力波形の変化は現れず、100nFのとき図6bに示すリンギングが現れました。

s図6a_実測方形波応答100Ω.jpg
図6a 実測方形波応答100Ω

s図6b_実測方形波応答100Ω10.jpg
図6b 実測方形波応答100Ω100nF



 図7aが負荷抵抗100Ωのときのクリップ波形です。約11Vp-p(3.9Vrms)まではクリップせず出力できることがわかります。
 図7bは負荷抵抗8Ωのときのクリップ波形です。約8Vp-p(2.8Vrms)までクリップせず出力でき、8Ωではちょうど1Wになります。したがってスピーカを鳴らすこともできます。この程度の出力電力までは出力のトランジスタにヒートシンクを付けなくても動作させることができます。
 電源電圧を±12V程度にすれば数Wの出力が得られます。このときには出力のトランジスタとQ6をヒートシンクか金属ケースに取り付けます。

s図7a実測100Ω負荷クリップ.jpg
図7a 実測100Ω負荷クリップ波形

s図7b実測8Ω負荷クリップ波.jpg
図7b 実測8Ω負荷クリップ波形

遠坂 俊昭

トラックバック

このエントリーのトラックバックURL:
http://www.eleki-jack.com/mt/mt-tb.cgi/6376

コメントを投稿

(いままで、ここでコメントしたことがないときは、コメントを表示する前にこのブログのオーナーの承認が必要になることがあります。承認されるまではコメントは表示されません。そのときはしばらく待ってください。)





カレンダ

2012年1月
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31

おすすめ書籍

会社案内
情報セキュリティおよび個人情報の取り扱いについて

コメントとトラックバックは、spamを予防するために、編集担当が公開の作業をするまで非公開になっています。
コメントはそれぞれ投稿した人のものです。

About

2012年1月24日 09:22に投稿されたエントリーのページです。

ひとつ前の投稿は「低雑音FET入力増幅器の出力電圧雑音密度を計測する」です。

他にも多くのエントリーがあります。メインページアーカイブページも見てください。

Powered by
Movable Type 4.1
/*yahoo remove*/