« 低雑音JFET増幅器用FETを選別する | メイン | 低雑音FET入力増幅器の出力電圧雑音密度を計測する »

はてなブックマークに追加   パッシブ・イコライザ・アンプの製作

 図1a,bに示すのがパッシブ・タイプ・イコライザの回路図です。初段の増幅器にLow Noise JFET増幅器を使用しました。イコライザ素子の後の次段の増幅器にはOPアンプを使用し、出力の直流成分をU1bでキャンセルしています。この結果パワーアンプとの間の結合コンデンサを取り除くことができます。

s図1a_パッシブイコライザ1st.jpg
図1a パッシブ・イコライザ1st


s図1b_パッシブイコライザ2nd.jpg 
図1b パッシブ・イコライザ2nd
図1a_パッシブイコライザ1stAmp.pdf
図1b_パッシブイコライザ2ndAmp.pdf

 秋月電子で売られているOPA2604を使用すればすべて±24Vで動作させることができます。ここではOPアンプを差し替えて特性の変化を調べるために汎用に使える電源電圧±15Vにしました。
 イコライザ素子により1kHzでの利得が-20dB減衰します。トータルの1kHzでの利得を30dBにするため、初段の増幅器の利得を30dB、次段の増幅器の利得を20dBにしています。
 MCカートリッジで利得が不足するときは初段の利得を40dBにするとよいでしょう。この場合はオリジナルのLow Noise JFET増幅器の定数になります。
 R1の値は使用するカートリッジの最適負荷になる抵抗値とします。通常は10kΩ前後の値が多いようです。
 次段の増幅器の配置図を図2に示します。ユニバーサル基板に組配するので間違うと修正するときにランドが剥がれたりして大変です。熟慮して配置を決定し、配置図と回路図にマークをしながらまちがいのないように写真1に示す組配を行います。

s図2_2ndAmp部品配置.jpg
図2 2ndAmp部品配置


s写真1_2ndAmpの組立配線.jpg
写真1 2ndAmpの組立配線


 写真2~写真6が完成した基板の様子です。写真6でわかるようにLow Noise JFET増幅器基板の大きさは秋月のユニバーサル基板と同じにしています。
 プリント基板ではGNDが金属スタッドに接続されていないので、GNDは入力端子で金属シャーシに接続します。


s写真2_2ndAmp部品面.jpg
写真2 2ndAmp部品面


s写真3_2ndAmpハンダ面.jpg
写真3 2ndAmpはんだ面

s写真4_1stAmp部品面.jpg
写真4 1stAmp部品面

s写真5_1stAmpハンダ面.jpg
写真5 1stAmpはんだ面


s写真6_基板の合体.jpg
写真6 基板の合体



遠坂 俊昭


トラックバック

このエントリーのトラックバックURL:
http://www.eleki-jack.com/mt/mt-tb.cgi/6313

コメントを投稿

(いままで、ここでコメントしたことがないときは、コメントを表示する前にこのブログのオーナーの承認が必要になることがあります。承認されるまではコメントは表示されません。そのときはしばらく待ってください。)





カレンダ

2012年1月
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31

おすすめ書籍

会社案内
情報セキュリティおよび個人情報の取り扱いについて

コメントとトラックバックは、spamを予防するために、編集担当が公開の作業をするまで非公開になっています。
コメントはそれぞれ投稿した人のものです。

About

2012年1月 6日 14:21に投稿されたエントリーのページです。

ひとつ前の投稿は「低雑音JFET増幅器用FETを選別する」です。

次の投稿は「低雑音FET入力増幅器の出力電圧雑音密度を計測する」です。

他にも多くのエントリーがあります。メインページアーカイブページも見てください。

Powered by
Movable Type 4.1
/*yahoo remove*/