日本テキサス・インスツルメンツは、DDR、DDR2、DDR3のローパワー・メモリの終端向けに、シンクおよびソース機能を備えたDDR終端用の高性能レギュレータ「TPS51200」を発表した。同種のソリューションに比べ80％少ない20μFのセラミック・コンデンサを出力に外付けするだけで動作するため、モデムのほかディジタルTV、セットトップ・ボックス、VGAカード、PCなど大容量メモリを使用するエレクトロニクス機器などにおいて、より小型で低価格のDDRメモリの終端回路を実現できる。

　TPS51200は、広帯域エラー・アンプ、および総合的な制御機能を提供するダイナミック・ボルテージ・ポジショニング回路を内蔵しており、超高速の過渡応答特性を実現できる。-1.5A～+1.5Aへの負荷ステップでは出力電圧の変動は25mV未満である。JEDEC標準規格のS3スリープ・ステート制御も内蔵している。また、入力範囲が1.1V～3.5Vの汎用高性能LDOレギュレータとしても利用できる。パッケージは放熱を強化した10ピンSON PowerPAD。